¡Felicidades! Aplica BIENVENIDO15 y ahorra 15% en tu primera compra ¿Necesitas ayuda?

Envío gratis a partir de $389.00 (Consulta T&C)

eBook
sotano_covers_ebooks/9783319/9783319023786.jpg

Design-for-test And Test Optimization Techniques For Tsv-based 3d Stacked Ics - ENG

$1,980.00
Disponible
ISBN: 9783319023786
Formato: ePub
Idioma: Inglés
Editorial: Springer Nature
Tema: Tecnología e ingeniería
Subtema: Eletrónica circuitos
Año de publicación: 2013-11-19

This book describes innovative techniques to address the testing needs of 3D stacked integrated circuits (ICs) that utilize through-silicon-vias (TSVs) as vertical interconnects. The authors identify the key challenges facing 3D IC testing and present results that have emerged from cutting-edge research in this domain. Coverage includes topics ranging from die-level wrappers, self-test circuits, and TSV probing to test-architecture design, test scheduling, and optimization. Readers will benefit from an in-depth look at test-technology solutions that are needed to make 3D ICs a reality and commercially viable.

imagen cookie  Este sitio web utiliza cookies para mejorar la experiencia del usuario y asegurar su funcionamiento con eficacia. Al utilizarlo usted acepta el uso de cookies.


Carrito de compra

Su pedido cuenta con 0 productos